版权说明 操作指南
首页 > 成果 > 详情

基于FPGA的高阶全数字锁相环的设计与实现

认领
导出
下载 Link by 中国知网学术期刊 Link by 维普学术期刊 Link by 万方学术期刊
反馈
分享
QQ微信 微博
成果类型:
期刊论文
作者:
单长虹;王彦;陈文光;陈忠泽
作者机构:
[单长虹; 王彦; 陈文光; 陈忠泽] 南华大学,电气工程学院
语种:
中文
关键词:
全数字锁相环;比例积分;计算机仿真
关键词(英文):
EDA
期刊:
电路与系统学报
ISSN:
1007-0249
年:
2005
卷:
10
期:
3
页码:
76-79
基金类别:
湖南省自然科学基金
机构署名:
本校为第一机构
院系归属:
电气工程学院
摘要:
提出了一种实现高阶全数字锁相环的新方法.该锁相环以数字比例积分控制取代了传统的一些数字环路滤波控制方法,具有电路结构简单、控制灵活、跟踪精度高、环路性能好和易于集成的特点.文中介绍了该高阶全数字锁相环的系统结构和工作原理,对其性能进行了理论分析和计算机仿真.应用EDA技术设计了该系统,并用FPGA实现了其硬件电路.仿真和硬件测试结果证实了该设计的正确性.
摘要(英文):
A novel design and implementation approach to a high-order all DPLL has been proposed in this paper. In this DPLL a Proportion-Integral(PI) control algorithm based block was substituted for some conventional digital filter based ones. And it is characteristic of its simple structure, flexible control method, high phase tracking precision, excellent loop performance and easy system integration, etc.. At first the system structure and principles of the high-order all DPLL are introduced, then relevant theoretic computation and computer simulation are implemented. At last its FPGA based prototype...

反馈

验证码:
看不清楚,换一个
确定
取消

成果认领

标题:
用户 作者 通讯作者
请选择
请选择
确定
取消

提示

该栏目需要登录且有访问权限才可以访问

如果您有访问权限,请直接 登录访问

如果您没有访问权限,请联系管理员申请开通

管理员联系邮箱:yun@hnwdkj.com